Dans le cadre de son développement, Allegro DVT recherche un.e Technicien.ne test et validation ASIC sur plateforme FPGA.

Au sein de l’activité « Video IP Cores », vous intégrez l’équipe R&D Hardware composée d’Ingénieurs experts en design d’IP de compression vidéo.

Vos missions sont les suivantes :

• Etudier avec les différents acteurs des équipes hardware et software, le cahier des charges des fonctionnalités demandées par le client ;

• Créer une batterie de tests correspondant à tous les points de la spécification à valider ;

• Exécuter la batterie de tests jusqu’à ce que le produit donne satisfaction au vu des normes de test imposées

• Réaliser un reporting précis

Passionné.e par la technique, vous êtes diplômé.e d’une formation Bac+2/3 électronique et vous avez une première expérience dans le domaine de la microélectronique.

Compétences techniques :

• Maîtrise du langage VHDL (et/ou Verilog),

• Maîtrise des langages de scripts Shell/Perl/Tcl,

• Maîtrise des flots et des outils de CAO spécifiques aux ASIC (modélisation, conception, simulation, synthèse, vérification…),

• Maitrise de l’anglais (niveau B2).

Qualités personnelles :

• Capacités d’innovation,

• Esprit d’analyse et de synthèse,

• Aisance relationnelle et travail en équipe,

• Polyvalence,

• Autonomie et prise d’initiative,

• Sens des responsabilités,

• Rigueur, esprit d’analyse et de synthèse

Informations pratiques :

• Type de contrat : CDI

• Poste à pourvoir immédiatement

• Offre accessible aux personnes en situation de handicap

• Lieu de travail : Montbonnot-Saint-Martin, en banlieue grenobloise

• Salaire : à négocier selon expérience

• Chèques déjeuners 9,5 € / jour avec prise en charge de 60% par l’employeur Mutuelle prise en charge à 65% par l’employeur

• Intéressement

Contact :hr@allegrodvt.com